전자공학과
기업03711998701014
블루투스와 딥러닝 기반의 사람 감지 시스템
웨어러블 기기에 딥러닝으로 학습한 사람 감지 모델을 배포해 실시간으로 사람을 감지하고, 감지한 정보를 블루투스를 통해 임베디드 보드에 전달합니다.
배움
문자인식을 위한 신경망 프로세서의 FPGA구현
Phython으로 코딩한 소프트웨어를 통해 딥러닝으로 CNN 기반의 문자인식 모델을 생성합니다. 정확도가 최소 95%가 나올때가지 학습을 진행하고 이 학습 모델과 weight와 bias를 동일하게 가지는 Verilog 모듈을 설계합니다. 학습 모델과 하드웨어 설계는 동일한 구조를 가지며 하드웨어는 FPGA 보드를 통해 시뮬레이션 합니다. FPGA 보드에서의 시뮬레이션 결과를 비교하여 정확도가 95%가 되면 소프트웨어를 통한 인공지능 모델이 하드웨어에도 정상적으로 적용된다는 뜻입니다. 이를 통해 문자인식 신경망 프로세서를 FPGA에서 구현할 수 있게 됩니다.
차선인식아주NICE
차선 인식 알고리즘
자율주행 발전단계 중 인간의 통제에서 벗어나기 위한 가장 기본적인 단계가 차선 유지이다. 이를 위해 시스템의 처리 단계에서 집적도를 간소화하여도 효율적인 성능을 발휘 할 수 있도록, 필수적인 기능들을 최대화하여 하나의 fpga보드를 이용한 기능 구현에 대해 최적의 성능을 구현해보고자 한다.
펩시제로
Denoising과 SuperResolution을 사용한 이미지 복원
최근 싸이월드 재개방과 SNS 활동이 활발하게 이루어짐에 따라 오래된 사진, 옛날에 찍었던 사진의 재활용이 점점 증가하는 추세입니다. 이에 저희 팀은 과거의 화질이 좋지 않았던 기기에서 촬영된 사진의 노이즈를 줄이고, 화질을 개선하는 기능을 통해 오래된 사진의 재활용을 통해 사용자들에게 과거의 추억과 기억들을 상기시켜드리고 싶은 바입니다.사진의 노이즈를 줄이고, 화질을 개선하는 데에 차용할 기술은 딥러닝을 통한 Denoising과 SuperResolution입니다. 또, 사용자의 접근성을 높이기 위해 이러한 과정을 모바일로 실행할 수 있도록 어플을 제작하고, 서버 통신을 통해 PC에서의 이미지 복원 성능을 기대할 수 있을 것입니다.
Multi-finger Gate를 이용한 고성능 질화갈륨 트랜지스터
HEMTs 소자는 heterojunction에서 발생하는 2-DEG 라는 특성을 이용하는데 전류의 크기를 키우며 성능 향상을 위해 Single transistor에서 Multi-finger 형태를 갖는 GaN HEMTs로 만들어 on/off state Characteristics와 subthreshold swing, current levels 등의 특성과 개선을 보이려 한다. Multi finger gate transistor란 Source, Drain 사이에 깍지 모양의 연속적인 Gate를 연결하여 만든 구조로 Source, Drain region 각각이 두 개의 Gate에 공유되어 소자의 물리적인 크기를 줄이며 Effective channel width를 늘려 Current 크기, subthreshold swing, on/off state Characteristics 등의 특성을 향상 시킬 수 있다
유니티 엔진을 이용한 FPS 게임
유니티 엔진을 이용해 게임내 환경에 필요한 물리 효과 및 물리적 요소들을 구현하고, 몰입감을 위하여 실제 인간이 움직이는듯한 효과를 추가한다.
s-DMB/ WLAN system을 위한 2.8/5.8 GHz 공진대역 snowflake 패치 안테나
s-DMB에서 이용되는 대역폭인 2.8GHz 와 WLAN에서 이용되는 대역폭인 5.8GHz 에 동시에 공진하는 마이크로스트립 패치 안테나로 이중 공진 특성과 마이크로스트립 패치 안테나의 장점인 소형화된 크기를 유지시키기 위해 snowflake 모양의 패치 안테나를 설계한다. 또한 결과적으로 낮은 주파수 대역폭을 개선시키기 위해 다이폴로 동작하는 형태를 추가하고 기존 대역폭과 합해서 협소한 대역폭을 개선한다.
CAPALab.
컴파일러를 활용한 NPU 아키텍처 분석 및 최적화 연구
최근 AI의 사용이 증가하고 있다. Neural Network는 시간이 지날수록 깊어지고 커진다. 반면, 임베디드 시스템은 소형화되고 있기 때문에 하드웨어의 power, storage 등을 만족시키는 최적화가 필요하다. 이러한 최적화를 위해서 Fused-layer 방식과 Data Tiling 알고리즘을 사용하였다. Off-chip memory인 DRAM에서의 data transfer와 요구되는 On-chip storage 사이의 trade off를 고려하며 최적화를 진행한다.
