이크에크
𝛃-Ga2O3 증착 SAW센서의 UV-C 인가 후 손실률 반응
𝛃-Ga2O3를 SAW센서에 증착하여 Solar blind UV-C 센서를 제작 후 손실률 차이를 확인해보았다.
불연속 변조 영역에 따른 2-레벨 인버터의 스위칭 분석
효율이 높은 전원의 구성을 위해 교류 전력의 크기와 주파수를 가변하는 인버터를 사용하며 스위칭 손실을 포함한 전력 손실을 줄이기 위한 노력이 필수적이다. 인버터는 주로 연속 변조 방식으로 구동되며 스위칭 손실을 포함한 전력 손실을 발생시키나, 변조 지수가 큰 구간에서 스위칭 횟수를 줄이는 DPWM 기법의 적용을 통해 손실 저감 효과를 분석한다. 시뮬레이션 결과, 60도 DPWM 기법에서 기존 방식보다 약 30%의 손실 저감 효과가 나타나는 것을 확인하였다.
객체 탐지를 적용해 움직임을 제어하는 추적 카메라 모델의 설계
대학교 강의실에서는 강의 녹화를 위해서 추적 카메라를 사용한다. 대상을 따라가는 추적 카메라에 객체 탐지 기술을 더해 카메라를 직접 조작하지 않고 특정한 행동으로 카메라의 움직임을 제어하는 기능을 추가한 모델을 설계한다. 추가하려는 것은 3가지로 추적 카메라의 정지, 화면의 확대, 대상을 중앙이 아닌 왼쪽에 위치하도록 바꾸는 3가지 기능이다. 상황은 한 사람이 하나의 손동작을 하고 그에 따라 카메라의 동작이 바뀜을 확인한다.
고이득 탐구단
렌즈 배열 안테나를 이용한 이중 편파 FMCW 레이다 연구
본 연구는 광대역 고이득 렌즈 배열 안테나를 활용한 이중 편파 FMCW 레이다를 설계하여 다중 목표물 환경에서 탐지 성능을 개선하고자 한다.
Double-Gate MOSFET Design Using SILVACO ATLAS
이 작품은 차세대 반도체 소자 개발을 위한 Double-Gate MOSFET 설계 프로젝트입니다. SILVACO ATLAS 시뮬레이션을 통해 기존 NMOS의 한계를 분석하고, 이를 개선하기 위한 최적의 설계 조건을 도출하였습니다. Gate Oxide로 HfO2를 채택하고 두께와 도핑 농도를 정밀 조정하여 고성능과 저전력을 동시에 실현한 설계 결과를 소개합니다. 본 연구는 차세대 반도체 기술의 가능성을 열어갈 새로운 접근법을 제시합니다.
암호화 표준(AES) 면적 효율성 향상을 위한 Round 동작 최적화
AES(Advanced Encryption Standard)는 대칭키 암호화 알고리즘으로 현대의 IoT 및 군사 분야 등 보안과 한정된 HW자원을 효율적으로 사용하기 위해 AES 알고리즘의 최적화 설계는 필수이다. 본 연구는 AES의 암호화/복호화 과정에서 진행하는 기본적인 동작인 Round 동작의 알고리즘을 최적화하는 과정이다. 현재 AES의 Key는 128, 192, 256의 세 가지 중 하나를 사용하며, 각각의 모듈은 초기 Round, 마지막 Round를 제외하고 9, 11, 13번의 Round를 진행한다. 보다 더 강력한 보안성을 가지는 AES-256은 Round를 13번 진행하므로 본 연구에서 설계한 Round 알고리즘을 사용하면 면적 효율성 향상 효과가 더 클 것으로 기대된다.
5조
GaN 소자 공정과 Sentaurus를 활용한 분석
본 프로젝트는 GaN HEMT 소자를 제작하고, I-V 및 C-V 특성을 분석하며, 시뮬레이션을 통해 항복 전압을 개선하고자 한다. Split test를 통해 구조 변화에 따른 전기적 특성을 분석하고, T-gate 필드 플레이트 구조를 적용하여 항복 전압을 138V에서 189V로 향상했다. TCAD Sentaurus 툴을 활용해 다양한 파라미터에 따른 경향성을 분석하며, 제작한 소자와 시뮬레이션 결과를 비교 분석한다. 이를 통해 GaN을 기반으로 한 차세대 전력 반도체 발전에 기여하고자 한다.
넓은 입력 전압 범위 전력 변환 효율 개선을 위한 재구성 Charge Pump 구조 설계
본 연구에서는 RF 에너지 하베스팅을 위한 재구성형 부스팅 컨버터 구조를 제안하였다. 동적 게이트 및 바디 바이어싱 기법을 적용해 추가적인 스테이지 없이 PCE를 개선하였으며, 제안된 Charge Pump는 낮은 입력에서 26%, 중간 입력에서 77%, 높은 입력에서 93%의 전력 변환 효율을 달성했다. 이 구조는 DB 180nm 공정으로 설계되었으며, 60pF의 flying cap과 120pF의 load cap을 사용하여 시뮬레이션을 진행하였다.
공지사항 +
산학박람회 관련 문의
아주대학교 전자공학과
031-219-1740
문의시간: 월 ~ 금(09:00 ~ 17:30)
갤러리 +
